Enunciados de questões e informações de concursos
Com relação à linguagem VHDL, julgue o próximo item.
As formas de onda abaixo são uma simulação funcional válida da entidade “teste”, definida pelo código VHDL que se segue.
entity teste is
port ( q: out bit; x, y, clk: in bit;);
end teste;
architecture a of teste is
signal tmp : bit;
begin
tmp <= x nand y;
process (clk) begin
if (clk'event and clk='1') then q<=tmp;
end if;
end process;
end a;
Outras questões do mesmo concurso: CTI / Tecno Sen (CTI) / 2008 / Projeto de Circuitos Integrados
Questões comentadas
Questões sem comentário
P1 - Prova Objetiva - Conhecimentos Básicos
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
P2 - Prova Objetiva - Conhecimentos Específicos
Ocorreu um erro na requisição, tente executar a operação novamente.
