#2303157 CESGRANRIO - 2012 - Profissional de Nível Superior (CHESF)/Engenharia/Eletrica Eletrônica ou Telecomunicações

A memória cache de um microprocessador possui capacidade de 512 Kbytes e está organizada em 8.192 linhas de 64 bytes cada uma, conforme mostrado na figura.

Quando o processador precisa acessar um byte na memória RAM, armazenado na faixa de endereços que vai de 000000h até 07FFFFh, o controlador do cache verifica se o dado do endereço desejado está copiado em alguma das linhas da memória cache na faixa de 0000h até 0003h. Caso o dado desejado esteja copiado em alguma linha dessa faixa, o dado é lido diretamente da memória cache, evitando o acesso à memória RAM dinâmica.

Caso o dado desejado não esteja copiado em alguma das linhas da memória cache na faixa de 0000h até 0003h, então o controlador de cache deve copiar a linha inteira de 64 bytes da memória RAM, que contém o byte desejado para uma das linhas de memória cache na faixa de 0000h até 0003h, pois é grande a probabilidade de o microprocessador futuramente necessitar acessar outro dado armazenado nessa mesma linha.

Com base na descrição acima, conclui-se que o microprocessador em questão emprega um mapeamento de cache denominado